Випробувальний стенд зазвичай модель лише для імітації, яка використовується для перевірки дизайну деяких інших моделей, які потрібно синтезувати. Випробувальний стенд, як правило, легше розробити, ніж силовий файл для перевірки належної роботи складної моделі.
Випробувальний стенд — це модуль HDL, який використовується для перевірки іншого модуля, що називається тестовим пристроєм (DUT). Тестовий стенд містить оператори для застосування вхідних даних до DUT і, в ідеалі, для перевірки вироблення правильних вихідних даних. Вхідні та бажані вихідні шаблони називаються тестовими векторами.
Тестовий стенд — це код Verilog, який використовується для тестування певного модуля або схеми, тоді як середовище моделювання — це інструмент, який дозволяє моделювати поведінку вашого коду Verilog. Обидва важливі для забезпечення правильної роботи вашого дизайну.
Active-HDL надає інструмент, який автоматично генерує тестові стенди та необхідні для них файли під назвою Testbench Wizard. Цей інструмент дозволяє створювати два типи тестових стендів: простий процес і на основі WAVES.
Це тестовий стенд VHDL® використовується для визначення стимулу для логічного дизайну та перевірки відповідності виходів проекту його специфікаціям. Інженери, які використовують MATLAB® і Simulink® для розробки моделей нових алгоритмів для FPGA і ASIC, також часто створюють тестові стенди системи в цих середовищах.
Переваги випробувального стенду Основною перевагою випробувального стенду є гарантувати, що продукти функціонують належним чином. Виявлення й усунення потенційних проблем до виведення продуктів на ринок також може допомогти виробникам утриматися від виробництва великих кількостей продуктів, які потрібно скасувати або переробити.