Осередок SRAM може працювати в трьох режимах: тримати, читати і писати. Під час режиму утримання сигнал словної лінії (WL) низький; таким чином, комірка зберігає внутрішнє значення біта. Перед операцією читання або запису початкова схема кондиціонування попередньо заряджає бітові лінії (BL і BLB).17 серпня 2022 р.
SRAM складається з тригерів, бістабільних схем, що складаються з чотирьох-шести транзисторів. Як тільки тригер зберігає біт, він зберігає це значення, доки в ньому не буде збережено протилежне значення. SRAM використовується в основному для невеликих обсягів пам'яті, які називаються регістрами в ЦП комп'ютера, і для швидкої «кеш-пам'яті».
Робота 6t Sram Cell Операція запису виконується введення бажаного значення та його компліменту в бітові рядки з іменами bit і bit_b, а потім підвищення рядка слів з назвою word. Перевищення потужності даних здійснюється за допомогою інверторів з перехресним зв’язком.
Осередок пам'яті – це електронна схема, яка зберігає один біт двійкової інформації, і його потрібно встановити для зберігання логічної 1 (високий рівень напруги) і скинути для зберігання логічного 0 (низький рівень напруги). Його значення підтримується/зберігається, доки воно не буде змінено процесом встановлення/скидання.
DRAM працює за допомогою використання наявності або відсутності заряду на конденсаторі для зберігання даних. Оскільки окрема комірка DRAM складається лише з двох компонентів — транзистора та конденсатора, DRAM може виготовлятися з високою щільністю, і вона недорога порівняно з іншими типами пам’яті.
Зокрема, у комірці пам’яті SRAM є 3 операції операції запису, перегляду та зберігання. Операції читання та запису ініціюються ввімкненням рядка слів (WL). Для виконання операції запису значення, яке потрібно записати, застосовується до бітових ліній, а для операції перегляду кожен BL і BLB перезаряджається до VDD.